Eureka Parity Coupling Hardware and Applications for Scalable Quantum Computing
Das Kernziel des Projekts ist die Demonstration der ParityQC-Architektur mit nativen 4-Körper-Kopplern auf einem supraleitenden Quantenchip. Dieser Chip wird im Rahmen eines Co-Design-Ansatzes entwickelt. Das Projekt zielt darauf ab, eine zentrale Einschränkung heutiger Quantenprozessoren zu überwinden:…