

ODE4EC-AMS

Open Design Environment for European Chips - Analogue and Mixed Signal

Programm / Ausschreibung	DST 24/26, Internationale DST 2025, Chips JU - CEI: Open Source EDA Tools	Status	laufend
Projektstart	01.06.2026	Projektende	31.05.2029
Zeitraum	2026 - 2029	Projektlaufzeit	36 Monate
Barwert der Projektförderung	€ 120.900		
Keywords	Open-source, process design kit, PDK, electronic design automation, EDA, semiconductor, analogue design, mmW design, RF design		

Projektbeschreibung

Dieses Projekt zielt darauf ab, das Potenzial von Open-Source-Werkzeugen für die Entwurfsautomatisierung (EDA) zu nutzen, um ausgereifte IC-Technologien für die Produktentwicklung zugänglich zu machen und so die Einstiegshürden für KMU und Start-ups im ASIC-Design deutlich zu senken.

Durch die Beseitigung kritischer Lücken in den Werkzeugen für den Chipentwurf, insbesondere bei der elektromagnetischen und Hochfrequenzsimulation, der Extraktion von Parasiten, den Werkzeugschnittstellen und der Datenverarbeitung, soll dieses Projekt die Benutzerfreundlichkeit und Funktionalität dieser Werkzeuge verbessern.

Zur Beschleunigung der Entwicklung von Analog-, Mixed-Signal- und HF-IP-Blöcken wird ein modulares, skalierbares und erweiterbares Framework für die Entwurfsgenerierung mit einer robusten Architektur entwickelt, das eine breite Palette von Entwurfsautomatisierungsaufgaben und Arbeitsabläufen abdecken kann.

Die Effektivität des Projekts wird durch die Entwicklung fortgeschrittener Open-Source-IP-Blöcke demonstriert, die die Leistungsfähigkeit und Nutzbarkeit der Werkzeuge in einem realen Kontext zeigen.

Überdies wird die Erstellung von speziellem Schulungsmaterial die Anwender in der Industrie befähigen und eine breitere Akzeptanz erreichen und die Beherrschung von Open-Source-EDA-Lösungen erleichtern.

Abstract

This project aims to harness the potential of open-source Electronic Design Automation (EDA) tools to make mature nodes accessible for product development, significantly lowering the barriers to entry for SMEs and start-ups in ASIC design.

By addressing critical tool gaps in the chip design flow, namely electromagnetic and Radio Frequency (RF) simulation, parasitic extraction, tool interfaces and data handling, this project aims to improve the usability and functionality of these

tools.

To accelerate development of analogue, Mixed-Signal, and RF Intellectual Properties (IP) blocks design generation framework, that is modular, scalable, and extensible, will be developed with a robust architecture that can accommodate a wide range of design automation tasks and workflows.

The effectiveness of the project will be demonstrated through the development of advanced open-source IP blocks that will demonstrate the performance and usability of the tools in a real-world context.

In addition, the creation of specialized training materials will empower industry users and facilitate wider adoption and proficiency with open source EDA solutions.

Projektpartner

- Universität Linz Institut für Integrierte Schaltungen und Quantum Computing