ParityOS Twine
Unified Quantum Circuit Compilation with Parity Twine and Parity Flow
| Programm / Ausschreibung | IWI 24/26, IWI 24/26, Basisprogramm Ausschreibung 2026 | Status | laufend |
|---|---|---|---|
| Projektstart | 01.01.2026 | Projektende | 31.12.2026 |
| Zeitraum | 2026 - 2026 | Projektlaufzeit | 12 Monate |
| Projektförderung | € 799.089 | ||
| Keywords | |||
Projektbeschreibung
Dieses Projekt konzentriert sich auf die Weiterentwicklung der Quanten-Schaltkreis-Kompilierung innerhalb des ParityOS-Software-Ökosystems durch die Integration, Implementierung und Erweiterung zweier innovativer, intern entwickelter Formalismen: Parity Twine und Parity Flow zum ParityOS Flow Compiler.
Aktuelle Methoden der Quantenkompilierung stützen sich häufig auf rechnerisch aufwändige Qubit-Routing Methoden mittels SWAP-Gattern, um Einschränkungen in der Hardware-Konnektivität zu überwinden. Parity Twine bietet einen grundlegend anderen Ansatz: Es konstruiert Schaltkreise aus vordefinierten Bausteinen – sogenannten „Twine-Chains“ –, die die native Konnektivität von Quantenprozessoren direkt ausnutzen. Ziel ist es, die Effizienz und Leistung der Kompilierung deutlich zu verbessern, indem der Aufwand für umfangreiches Qubit-Routing vermieden wird. Ergänzend dazu liefert Parity Flow einen neuartigen Formalismus, der eine formale Beschreibung von Quanten-Schaltkreisen und logischen Gattern bereitstellt. Dies ermöglicht ein tieferes Verständnis von Schaltkreisen, das Erkennen verborgener Strukturen und Muster sowie die Entwicklung effektiverer Optimierungsstrategien für Quanten-Schaltkreise.
Im Rahmen des Projekts wird ein universelles Kompilierungswerkzeug entwickelt, das beide Ansätze integriert. Dies umfasst die Erstellung von Schaltkreiskonstruktoren, die mit einer Vielzahl von Hardware-Topologien kompatibel sind. Über die reine Schaltkreiserstellung hinaus wird das Werkzeug fortgeschrittene Optimierungstechniken integrieren, die das Potenzial maschinellen Lernens, insbesondere Reinforcement Learning, nutzen, um Schaltkreisgröße und -tiefe zu minimieren.
Das übergeordnete Ziel ist die Entwicklung einer hardwareunabhängigen Kompilierungslösung, dem ParityOS Flow Compiler, der die derzeitige Fragmentierung der Quantencomputing-Landschaft überwindet. Durch die Bereitstellung eines vielseitigen und leistungsstarken Werkzeugs soll das Projekt ParityQC-Kunden befähigen und eine zentrale Komponente zukünftiger ParityOS-Versionen etablieren – als Beitrag zu schnellerer und effizienterer Quantenberechnung auf unterschiedlichen Hardwareplattformen.
Das Kompilierungswerkzeug wird als Software-as-a-Service (SaaS) bereitgestellt, um eine einfache Zugänglichkeit und Benutzerfreundlichkeit für ein breites Spektrum von Anwendern sicherzustellen. Die Projektvalidierung erfolgt durch umfassende Benchmarking-Studien an realen Problemstellungen, um das Potenzial für signifikante Verbesserungen sowohl auf Schaltkreisebene als auch bei der Anwendungsleistung nachzuweisen.